Tarjeta mezzanine FPGA MIL-STD-1553 de doble canal
El kit de desarrollo de la tarjeta mezzanine FPGA MIL-STD-1553 ADK-25850FMC-2 ofrece un diseño de referencia con formato IAW VITA 57.1 para múltiples aplicaciones.
Hoy os traemos una nueva placa del fabricante Holt Integrated Circuits (Holt IC), que anuncia la disponibilidad de una nueva tarjeta mezzanine MIL-STD-1553 de dos canales que integra el modelo HI-25850, un transceiver dual de 3,3 V con transformadores integrados.
Los transformadores están configurados para ofrecer una interfaz MIL-STD-1553 acoplada al propio transformador y, gracias a su integración en el encapsulado de circuito integrado, logran un considerable ahorro de espacio en la tarjeta.
Este kit de desarrollo ADK-25850FMC-2 proporciona un diseño de referencia FPGA Mezzanine Card (FMC) MIL-STD-1553 de dos canales con formato IAW VITA 57.1.
La tarjeta se conecta a un host o FPGA con conectores FMC o dos cabezales PMOD. Los transceivers HI-25850 soportan E/S digitales de 1,8, 2,5 o 3,3 V, dotando de mayor flexibilidad en la selección de host o FPGA, y son compatibles con los estándares MIL-STD-1553A/B/C, MIL-STD-1760, SAE AS15531A y STANAG 3838.
“La combinación de transceiver y transformador integrados es la preferida en las tarjetas PMC o XMC”, afirma Sean Sleicher, director de desarrollo de negocio de Holt. “Este kit demuestra ser un excelente diseño de referencia en el desarrollo de aplicaciones MIL-STD-1553”.
La tarjeta ofrece varios jumpers e interruptores DIP para demostrar las capacidades del HI-25850. Por ejemplo, posee una compensación de “tail-off”, que minimiza el offset de salida provocado por la falta de sincronización o las diferencias de propagación de la ruta de la señal de transmisión en el diseño de la tarjeta. Esto se puede hacer de dos maneras, mediante la sincronización de datos de entrada o la aplicación de un offset fijo a la salida a través de tres entradas digitales.
El transceiver HI-25850 también se caracteriza por una extensión de pulso de salida de recepción (opcional). Cuando se activa esta función, los anchos de pulso de salida del receptor no pueden caer por debajo de 180 ns, simplificando así el diseño del decodificador y aumentando el rendimiento frente al ruido.
También se encuentra disponible una versión de un canal (ADK-25850FMC-1), que ofrece una interfaz MIL-STD-1553 redundante dual.
Si deseas recibir más información acerca de la tarjeta mezzanine FPGA MIL-STD-1553 de doble canal, haz clic aquí.